基于verilog的FPGA编程经验总结

用了半个多月的ISE,几乎全是自学起来的,碰到了很多很多让人DT好久的小问题,百度也百不到,后来还是都解决了,为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结,把这几天的经验总结了一下。好了,废话不多说,上料!

1.用ISE仿真的时候.所用变量一定要初始化. ISE默认初始量为"XXXXX", 而Quarters是默认为"00000"的, 其实实际上, 下到FPGA里后也是默认为0的,只是可以说ISE严谨得令人DT吧.

比如说用一个累加器, result = A+B+result ,必须保证在某一刻A, B, result都为定值时, 之后的数据才不会一直为"XXXXX";

2.所有的中间线(就是module间用来传递参数的信号)都要用wire定义一下. 这个ise一般会提醒的;

3.任何一个warning都是有用的;

4.debug时要多把中间变量设成输出,然后查看仿真波形;

5.其实,新版本还是比较好用的.虽然取消了test bench wave 功能. 但是最好学会编测试文件,后期比test bench wave好用, 而且貌似一旦测试信号太多,test bench wave就不显示某些输出了;

6. warning: Nod <....> is unconnected. 表明<...>所在的模块没用被执行,一般是参数没进来, 或者进来的参数不对("XXXX"之类)的原因引起的.

7.建立rom时候,Error: sinrom can't be resolved. 因为在把程序挪地方的时候,sinrom.ngc文件没有一同拷过来.

8.把"XXXXX"信号处理掉的一个方法可以是: 从信号中随意选出一位 if (data[0] == 0) ....; else if (data[0] == 1).... else data = 0; 就可以把"XXXX"信号给清成"0000"了. 可以很好的解决1中仿真的问题.

9.如果某一个不是时钟的信号被当作周期信号来用的话,就会出现 WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew. because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template 不管也行.

10. 一开始用FPGA时不要害怕,用ucf文件配好引脚,直接LOAD,先不用管什么区域约束,以后进阶了再学. .

11.暂时就记得这些,以后再补充吧.

基于verilog的FPGA编程经验总结_设计制作_嵌入式技术
14
71
0
80

相关资讯

  1. 1、LucidAir将配备113kWh电池并且拥有较大的车内空间2221
  2. 2、新手学习Java重点内容有哪些?3971
  3. 3、理想ONE追尾气囊为什么没弹出?官方声明信息量很大1682
  4. 4、realmeTV直接登陆官网!realmeX3系列手机一同亮相4763
  5. 5、大疆新品发布会定档4月28日Mavic系列又要更新了?2171
  6. 6、如何在C和C++中操作位?3657
  7. 7、SEMI:全球半导体制造设备Q2出货金额达167.7亿美元164
  8. 8、Linux是什么?Linux和UNIX的关系及区别?4263
  9. 9、产品经理如何解决复杂的问题?3883
  10. 10、iOS/iPadOS13.4GM版更新别想了没有接入支付宝1766
全部评论(0)
我也有话说
0
收藏
点赞
顶部