电子技术发展的数字化进程中，A/D转换器性能起到了关键的作用，使用硬件描述语言来设计数字电路方便快捷，FPGA的时钟频率可高达300MHz以上，A/D转换控制逻辑简单，故可用FPGA器件进行控制设计。除了一些专用引脚外，FPGA芯片上几乎所有引脚均可供用户使用，这使得FPGA信号处理方案具有非常高性能I/O带宽，大量的I/O引脚和存储器让系统拥有出色的并行处理能力，完成A/D转换等功能。
1、系统设计
本设计采用FPGA芯片XC3S250ETQG144来对TLC549进行采样控制，并对采样数据进行处理。
1.1、Spartan-3E型FPGA
XC3S250ETQG144处理器是FPGA的Xilinx公司下Spartan-3E系列的一款中高端配置的低成本处理器，其具体参数如下图所示：
图1芯片参数
其单位逻辑单元的成本达到更低的水平，适用于对逻辑单元需求多，对I/O需求少的设计，端口电压为3.3V、2.5V、1.2V，驱动电流最高16mA，支持DDR存储接口，具有片上匹配终端的增强型差分信号［3］，其与TLC549的连接管脚为10、11、15.
1 .2、TLC549芯片介绍
美国德州仪器公司生产的TLC549，是低价位、高性能8位串行A/D转换芯片，它以8位开关电容逐次逼近A/D转换器为基础而构造的CMOSA/D转换器，能通过3态数据输出和模拟输入与微处理器或其他外围设备串行接口，仅用输入/输出时钟（I/OCLOCK）和芯片选择（CS）输入作为数据控制，是低成本的测控应用系统。具备4MHz片内系统时钟和软硬件控制电路，最长转换时间是17us，TLC549可以达到最快45000次/S的速率，总失调误差最大为±0.5LSB，典型功耗值为6mW.差分参考电压高阻输入的方式，抗干扰，可按比例量程校准转换范围，VREF-接地，VREF+—VREF-≥1V，TLC549适用于较小信号的采样工作。
小编推荐： tlc549中文资料汇总_tlc549引脚图及功能_工作原理_特性参数及典型应用电路程序
TLC549均有片内系统时钟，该时钟与I/OCLOCK是独立工作的，无需特殊的速度或相位匹配，下图是它的工作时序图：
图2TLC549工作时序图
转换过程需要36个系统时钟周期，最大为17us，它开始于CS变为低电平之后I/OCLOCK的第8个下降沿。在CS变为低电平之后，最高有效位（A7）自动被放置在DATAOUT总线上。其余的7位（A6-A0）在前7个I/OCLOCK下降沿由时钟同步输出。B7-B0以同样的方式跟在其后。
