基于FPGA的同步复位的3位计数器设计

分析:首先,我们可以看到有哪些信号。复位     rs   t 、计数器3位的、     时钟   信号。(用到2路选择器。复位和不复位)

其次,怎样实现,一个时钟过来,记一次数就是加一次,保存(用到D触发器),满之后为0;

最后,按照以上分析,进行编写程序。

 基于FPGA的同步复位的3位计数器设计_设计制作_MEMS/传感技术

上面是修改过的,由于时序逻辑电路,因此。用非阻塞赋值。q是3位,因此加上3‘b1,

输入代码,选择Processing 》 start 》 Analysis & Elabora     ti   on

Tools 》 Netlist viewer 》 RTL viewer

经过以上步骤,则得到以下电路。

 基于FPGA的同步复位的3位计数器设计_设计制作_MEMS/传感技术

从图中可以看出有两个2选1选择器和一个D触发器集合(因为存储的是3位数据,需要3个D触发器),另外还有一个加法器和一个     比较器  

因此,可以表明从程序里就可以看要用那些元件,从而能更好的理解程序的用途。

85
65
0
23

相关资讯

  1. 1、别小看缝纫机,服装行业的第一个工业互联网平台由此诞生4790
  2. 2、用OPA502构成的桥氏驱动电路图分享2419
  3. 3、OPENMIND:为未来而准备4385
  4. 4、越南、马来西亚快速崛起,中国制造该如何应对新一轮竞争?2817
  5. 5、国产机器人行业浴火重生?4663
  6. 6、基于AlteraFPGA的的小数处理方法实现与研究2021
  7. 7、英伟达建立机器人实验室专注厨房辅助机器人等10多个项目4915
  8. 8、减速器加工,进口设备为何独占鳌头?1682
  9. 9、5G加速智能家居落地千亿智能门锁市场暗战四起4181
  10. 10、抑制电子设备之间电磁干扰的六个步骤解析3530
全部评论(0)
我也有话说
0
收藏
点赞
顶部