基于FPGA的同步复位的3位计数器设计

分析:首先,我们可以看到有哪些信号。复位     rs   t 、计数器3位的、     时钟   信号。(用到2路选择器。复位和不复位)

其次,怎样实现,一个时钟过来,记一次数就是加一次,保存(用到D触发器),满之后为0;

最后,按照以上分析,进行编写程序。

 基于FPGA的同步复位的3位计数器设计_设计制作_MEMS/传感技术

上面是修改过的,由于时序逻辑电路,因此。用非阻塞赋值。q是3位,因此加上3‘b1,

输入代码,选择Processing 》 start 》 Analysis & Elabora     ti   on

Tools 》 Netlist viewer 》 RTL viewer

经过以上步骤,则得到以下电路。

 基于FPGA的同步复位的3位计数器设计_设计制作_MEMS/传感技术

从图中可以看出有两个2选1选择器和一个D触发器集合(因为存储的是3位数据,需要3个D触发器),另外还有一个加法器和一个     比较器  

因此,可以表明从程序里就可以看要用那些元件,从而能更好的理解程序的用途。

85
65
0
23

相关资讯

  1. 1、全新HOBOT-388玻璃清洁机器人上架众筹售价2100元4976
  2. 2、数据库技术发展方向有哪些?484
  3. 3、台积电发布2019财报智能手机处理器收入占半壁江山3853
  4. 4、一张图看懂荣耀30S麒麟820SoC:全“芯”加速5G普及3280
  5. 5、东风轻型车8月销量公布凯普特、多利卡、途逸受欢迎758
  6. 6、专家视角:网络安全基本原理浅析122
  7. 7、小米10S的消息来了!搭载升级版处理器下半年发布4366
  8. 8、IT运维管理系统存在什么样的无奈?3072
  9. 9、项目管理师的申报条件有哪些?项目管理师发展前景如何?4201
  10. 10、如何顺利通过CISSP考试,看了他的介绍你就清楚了2178
全部评论(0)
我也有话说
0
收藏
点赞
顶部