基于FPGA的同步复位的3位计数器设计

分析:首先,我们可以看到有哪些信号。复位     rs   t 、计数器3位的、     时钟   信号。(用到2路选择器。复位和不复位)

其次,怎样实现,一个时钟过来,记一次数就是加一次,保存(用到D触发器),满之后为0;

最后,按照以上分析,进行编写程序。

 基于FPGA的同步复位的3位计数器设计_设计制作_MEMS/传感技术

上面是修改过的,由于时序逻辑电路,因此。用非阻塞赋值。q是3位,因此加上3‘b1,

输入代码,选择Processing 》 start 》 Analysis & Elabora     ti   on

Tools 》 Netlist viewer 》 RTL viewer

经过以上步骤,则得到以下电路。

 基于FPGA的同步复位的3位计数器设计_设计制作_MEMS/传感技术

从图中可以看出有两个2选1选择器和一个D触发器集合(因为存储的是3位数据,需要3个D触发器),另外还有一个加法器和一个     比较器  

因此,可以表明从程序里就可以看要用那些元件,从而能更好的理解程序的用途。

85
65
0
23

相关资讯

  1. 1、Win10系统如何关闭“传递优化”功能来提高网速?1069
  2. 2、U盘哪个牌子好?U盘牌子推荐3170
  3. 3、UG工程图使用什么打开?使用CAD打开UG工程图的方法1896
  4. 4、Win11怎么设置缩小任务栏?Win11设置任务栏大小教程4954
  5. 5、Win7旗舰版开机启动项怎么设置?Win7旗舰版开机启动项设置方法3107
  6. 6、微信拍一拍可以撤回吗?拍错人实在是太尴尬了!4330
  7. 7、excel表格怎么放大打印?4146
  8. 8、唱吧如何调音效果好?唱吧调音教程1257
  9. 9、电脑怎么使用U盘重装Win7系统?win7系统U盘重装教程278
  10. 10、Win10开机一直显示请稍等怎么办?1312
全部评论(0)
我也有话说
0
收藏
点赞
顶部