PLL和DLL:都是锁相环,区别在哪里?

一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者的不同,细看下,原来真是两个不一样的家伙。DLL是基于数字抽样方式,在输入时钟和反馈时钟之间插入延迟,使输入时钟和反馈时钟的上升沿一致来实现的。又称数字锁相环。

PLL使用了电压控制延迟,用VCO来实现和DLL中类试的延迟功能。又称模拟锁相环。功能上都可以实现倍频、分频、占空比调整,但是PLL调节范围更大,比如说:XILINX使用DLL,只能够2、4倍频;ALTERA的PLL可以实现的倍频范围就更大毕竟一个是模拟的、一个是数字的。两者之间的对比:对于PLL,用的晶振存在不稳定性,而且会累加相位错误,而DLL在这点上做的好一些,抗噪声的能力强些;但PLL在时钟的综合方面做得更好些。总的来说PLL的应用多,DLL则在jitter power precision等方面优于PLL。

目前大多数FPGA厂商都在FPGA内部集成了硬的DLL(Delay-Locked Loop)或者PLL(Phase-Locked Loop),用以完成时钟的高精度、低抖动的倍频、分频、占空比调整移相等。目前高端FPGA产品集成的DLL和PLL资源越来越丰富,功能越来越复杂,精度越来越高(一般在ps的数量级)。Xilinx芯片主要集成的是DLL,而Altera芯片集成的是PLL。Xilinx芯片DLL的模块名称为CLKDLL,在高端FPGA中,CLKDLL的增强型模块为DCM(Digital Clock Manager)。

Altera芯片的PLL模块也分为增强型PLL(Enhanced PLL)和高速(Fast PLL)等。这些时钟模块的生成和配置方法一般分为两种,一种是在HDL代码和原理图中直接实例化,另一种方法是在IP核生成器中配置相关参数,自动生成IP。Xilinx的IP核生成器叫Core Generator,另外在Xilinx ISE 5.x版本中通过Archetecture Wizard生成DCM模块。Altera的IP核生成器叫做MegaWizard。另外可以通过在综合、实现步骤的约束文件中编写约束属性完成时钟模块的约束。

PLL和DLL:都是锁相环,区别在哪里?_设计制作_可编程逻辑
19
156
0
28

相关资讯

  1. 1、大学生,请不要一味指望企业对你负责1808
  2. 2、直播直播!从虚火过旺到未来BAT,只差一点点?1441
  3. 3、Uber司机对乘客的评价1481
  4. 4、从十二大科技热词看互联网科技行业趋势1497
  5. 5、初创互联网医疗公司,如何快速获取医生用户?3181
  6. 6、从目标、定位、落地三层面,谈谈我的CRM产品方法论308
  7. 7、对“网站运营”很有启发的十条定律知识98
  8. 8、产业互联网正走在危险边缘936
  9. 9、上门推拿,传统商家与互联网公司谁才是主宰者?3838
  10. 10、疯狂的流量时代已过,曾搭乘红利快车的互联网金融将何去何从?1904
全部评论(0)
我也有话说
0
收藏
点赞
顶部