当FPGA复位扇出较多时有以下办法可以解决

xilinx推荐尽量不复位,利用上电初始化,如果使用过程中需要复位,采用同步高复位。

 当FPGA复位扇出较多时有以下办法可以解决_设计制作_RF/无线

如果逻辑工程较大,复位扇出会较多,会很影响时序,有以下常用方法:

复位信号按照不同     时钟   域分为     rs   t0..rstn,每个复位信号被对应时钟域的时钟打一拍输出,复位不同时钟域,同时对所有复位     寄存器   用max fanout约 束。

复位信号上bufg,通过全局时钟线减少信号延迟,同时可以完全忍受高扇出。

不同的大模块用不同的复位信号,设计一个全局复位时序,先复位模块x1 再复位x2.。.直到复位完成xn。还可以做一个握手协议,每个模块复为成功 后输出一个信号,复位模块检测到此信号再进行下一步复位,如果超过某 时间该出现的复位信号没出现,则报错。此方法比较复杂,管理比较精细,优点就是复位比较可靠,不会出现需要多次复位才能成功的情况。适用于超大规模可靠设计。

异步复位同步释放:也就是先做一个异步复位电路,当复位信号来临时立马复位,输出经过同步器同步到不同时钟域输出,扇出大的情况下加max fanout约束。前面的异步复位可以解决同步复位时时钟边沿在复位信号边沿附近时出现的亚稳态,而输出时由于是同步器打拍,又避免了异步释放时,时钟和复位信号边沿接近时的亚稳态传播,同时保证复位信号和时钟边沿对齐。

2
34
0
35

相关资讯

  1. 1、发力冻干机蓝海市场,国产企业还需要朝着哪些方向努力?3738
  2. 2、关于交流伺服驱动器常见的24个问题4264
  3. 3、政策加持,国产工业机械臂有望突破现有局势3943
  4. 4、用于继电保护设备的SitaraAM6x处理器2614
  5. 5、我国各种类型的工业APP的数量超过35万个2926
  6. 6、如何在无响应的Linux系统中杀掉内存消耗最大的进程?1017
  7. 7、FPGA和其他可编程逻辑IC的不同之处在于哪161
  8. 8、不得不知的恒温晶体振荡器应用领域4536
  9. 9、利用s7—300PLC和现场总线实现矿山提升电控系统的设计820
  10. 10、使用GDB命令行调试器调试C/C++程序4866
全部评论(0)
我也有话说
0
收藏
点赞
顶部