之前便有消息称台积电已经开始着手计划3nm工艺了，不过多年以来按照摩尔定律的发展趋势，2022年3nm问世之后，2024年的时候2nm也将问世了。

台积电在日前的股东大会上也表态，正在研究2nm以下的工艺，正在一步步逼近1nm工艺。

而关于半导体工艺极限的问题，台积电研发负责人在2019年的Hotchips会议上表示，到了2050年，晶体管来到氢原子尺度，即0.1nm。

负责人同时还声称，像碳纳米管（1.2nm尺度）、二维层状材料等可以将晶体管变得更快、更迷你，同时，相变内存（PRAM）、旋转力矩转移随机存取内存（STT-RAM）等会直接和处理器封装在一起，缩小体积，加快数据传递速度；此外还有3D堆叠封装技术。